STM32学习 |
您所在的位置：网站首页 › stm32 neon › STM32学习 |
STM32学习
|
ARMv1架构：诞生于1985年，该版架构只在原型机ARM1出现过，只有26位的寻址空间（64MB），没有用于商业产品。 ARMv2架构：诞生于1986年，首颗量产的ARM处理器ARM2就是基于该架构，包含了对32位乘法指令和协处理器指令的支持，但同样仍为26位寻址空间。其后还出现了变种ARMv2a，ARM3即采用了ARMv2a，是第一片采用片上Cache的ARM处理器。 ARMv3架构：诞生于1990年，第一个采用ARMv3架构的微处理器是ARM6（610）以及ARM7，其具有片上高速缓存、MMU和写缓冲，寻址空间增大到32位（4GB）。 ARMv4架构：诞生于1993年，ARM7（7TDMI）、ARM8、ARM9（9TDMI）和StrongARM采用了该架构。ARM在这个系列中引入了T变种指令集，即处理器可工作在Thumb状态。 Thumb是一种16位的指令集模式。在Thumb模式下，其较短的操作码能提供更好的编码密度，从而能有效地使用有限的存储器带宽。ARM后来的架构都采用了Thumb技术。 从编程的角度看，ARM微处理器的工作状态一般有两种，并可在两种状态之间切换： ARM状态：此时处理器执行32位的字对齐的ARM指令； Thumb状态：此时处理器执行16位的、半字对齐的Thumb指令。ARMv5架构：诞生于1998年，ARM7（EJ）、ARM9（E）、ARM10（E）和Xscale采用了该架构，这版架构改进了ARM/Thumb状态之间的切换效率。此外还引入了DSP指令和支持JAVA。 Jazelle技术通过硬件加速运行Java Bytecode。 VFP（矢量浮点）协处理器，提供单精度和多精度浮点运算能力，并完全兼容于ANSI/IEEE的二进制浮点算术标准。VFP提供了大多数适用于浮点运算的应用，如语音压缩与解压，3D图像以及数字音效等等。ARMv6架构：诞生于2001年，ARM11采用的是该架构，这版架构强化了图形处理性能。通过追加有效进行多媒体处理的SIMD将语音及图像的处理功能大大提高。此外ARM在这个系列中引入了混合16位/32位的Thumb-2指令集。 SIMD：单指令多数据。 Thumb-2 Mixed ISA：Thumb-2混合长度指令集。Thumb-2扩充了16位Thumb指令集，增加了额外的32位Thumb指令，微处理器无需在和Thumb状态之间来回切换。 TrustZone：专用的安全内核，提供硬件的存储控制来防止机密信息泄露。ARMv7架构：诞生于2004年，从这个时候开始ARM以Cortex来重新命名处理器，Cortex-M3/4/7，Cortex-R4/5/6/7，Cortex-A8/9/5/7/15/17都是基于该架构。该架构包括NEON技术扩展，可将DSP和媒体处理吞吐量提升高达400%，并提供改进的浮点支持以满足下一代3D图形和游戏以及传统嵌入式控制应用的需要。 “A”系列：面向尖端的基于虚拟内存的操作系统和用户应用； “R”系列：针对实时系统； “M”系列：针对微控制器； NEON技术：高级的SIMD扩展指令集，结合64位和128位的单指令多数据指令集，主要针对多媒体和信号处理，具有标准的加速功能； Virtualization：虚拟化的扩展，从而实现虚拟机处理所需要的硬件加速功能，可以同时满足客户端和服务器设备对虚拟机中的复杂软件环境进行分区和管理的需求，并提供高效的软件虚拟机监控程序。ARMv6-M架构：2007年，为了实现超低功耗的嵌入式处理器，ARM公司基于ARMv6的Thumb指令集和ARMv7-M的异常和调试特性开发出了ARMv6-M架构。Cortex-M0/1/0+采用的该架构。 ARMv8架构： 
ARMv8-A 4+64位架构支持引入到ARM指令集架构中，其中包括64位的通用寄存器，堆栈指针寄存器和程序计数器以及64位数据处理和扩展的虚拟寻址，主要有两种执行态，AArch64执行态和AArch32执行态，AArch64针对64位处理技术引入了一个全新的指令集A64，而AArch32执行状态支持现有的ARM指令集，ARMv7全部特性都在ARMv8中得以保留 AArch64 / AArch32支持三个指令集： A32（或ARM）：32位固定长度指令集 T32（Thumb）：16位固定长度指令集，以及随后的Thumb-2 16位和32位混合长度指令集 新增A64指令集：32位固定长度指令集，可执行64位的数据处理和计算 |
【本文地址】